登录/ 注册
 找回密码
 立即注册
关闭

CSDN热搜

程序园 精品问答 技术交流 资源下载
程序园已屏蔽百度蜘蛛抓取本站内容，仅内部交流学习讨论！免费申请【程序园网盘】vip.33rz.com 500GB存储
使用zig语言制作简单博客网站（一）项目搭建
0
983
0
卢莹洁
【日记】我不想调回去啊啊啊（341 字）
0
463
0
迫蔺
【日记】世界上居然有压力这么大的工作（1079 字）
0
806
0
汲佩杉
第四章：简单逻辑门
0
919
0
泻缥
数学人教版三年级上册第三单元测评卷
微信扫码直接下载一到六年级的各科试卷电子版 本文来自博客园，作者：试卷小助手 转载请注明原文链接！ 来源：程序园用户自行投稿发布，如果侵权，请联系站长 ...
0
610
0
煞赶峙
用verilog/systemverilog 设计fifo (1)
目录 [*]fifo的基本原理 [*]基于计数器的同步fifo实现(1) [*]基于计数器的同步fifo实现(2) [*]基于高位扩展法的fifo实现 fifo的基本原理 FIFO(first in first ...
0
722
0
颓哀
等精度频率计的设计与验证
文章摘要：借助于QuartusII PLL_IP核产生一个任意频率被测时钟信号，设计一个等精度测量模块，通过其处理后，再数码管上显示出六位的测量频率数值，验证测量的准 ...
0
502
0
榕闹
verilog 中实现 sram 代码
0
675
0
染罕习
valid/ready握手机制及verilog代码
目录 [*]valid/ready握手协议 [*]valid/ready状态机 [*]verilog实现代码 [*]波形文件 valid/ready握手协议 在两个模块之间传输数据时候，可以使用valid/ready ...
0
496
0
官厌
一个问题：六位八段数码管（Verilog）
【基本信息】 需求：verilog程序，显示任意六位字符或数值，包含点号，且能够按需点亮位数。（学习篇） 芯片型号：cyclone Ⅳ EP4CE10F17C8 数码管属性：六位、 ...
0
17
0
怃膝镁
串口收发UART（Verilog HDL）
0
379
0
玻倌瞽
verilog实现格雷码和二进制码的相互转换
目录 [*]格雷码的介绍 [*]二进制码转化为格雷码 [*]格雷码转化为二进制码 [*]verilog实现代码 格雷码的介绍 在一组数的编码中，若任意两个相邻的代码只有一位 ...
0
584
0
柴古香
QuartusII调用 PLL_IP核方法（Mega Wizard）
0
540
0
舒娅友
FPGA时序约束基础
一、时序约束的目的 由于实际信号在FPGA内部期间传输时，由于触发器等逻辑期间并非理想期间，因此不可避免地存在传输延时，这种延迟在高速工作频率、高逻辑级数 ...
0
123
0
骛扼铮
Flash驱动控制--芯片擦除（SPI协议）
0
982
0
阕阵闲
DP学习总结
0
544
0
邹语彤
scala函数式编程
0
119
0
拼潦
【转载】Verilog对数据进行四舍五入（round）与饱和（saturation）截位
Verilog对数据进行四舍五入（round）与饱和（saturation）截位 https://www.cnblogs.com/liujinggang/p/10549095.html 一、软件平台与硬件平台 软件平台：    ...
0
153
0
韩素欣
FPGA驱动adc128s052的几个问题
FPGA驱动adc128s052的若干细节问题 usbblaster最好是直接与电脑USB口连接, 使用拓展坞会出现奇怪驱动问题. adc数据手册说明 附上adc128s052时序手册 ADC芯片c ...
0
717
0
吁寂
通过matlab代码将任意图片生成coe/mif文件
0
466
0
汝雨竹
微信扫一扫