FPGA:同步复位、异步复位与异步复位同步释放

以下皆以低电平有效的复位信号为例，内容参考 @数字逻辑君Zlaker
同步复位

[code]module sync_rest(  input        sys_clk,  input        sys_rst_n,  input        i_din,  output wire  o_dout);reg r_dout;assign o_dout = r_dout;//方便例化always @(posedge sys_clk) begin  if (!sys_rst_n)    r_dout