DC逻辑综合及优化

结构级优化

设计结构的选择

在DW中选择最合适的结构或算法实现电路功能
数据通路的优化

• 选择CSA等算法优化数据通路设计
  
• 共享共同的子表达式（算术电路）
  
• 减少比较器数目
  

资源共享

算术运算资源共享的默认策略是约束驱动，可以使用DC的面积优化策略：

1. set hlo_resource_allocation area

复制代码

set hlo_resource_allocation none（不使用资源共享）此时需要在RTL代码中写出相应代码
一般让工具自行综合进行资源共享
重新排序运算符号

HDL编译器从左到右解析表达式，括号的优先级更高
为了使电路的延迟减少，可以改变表达式的次序或用括号强制电路使用不同的拓扑结构

eg. 将 SUM