- 用verilog/systemverilog 设计fifo (1) (0篇回复)
- 等精度频率计的设计与验证 (0篇回复)
- verilog 中实现 sram 代码 (0篇回复)
- valid/ready握手机制及verilog代码 (0篇回复)
- 一个问题：六位八段数码管（Verilog） (0篇回复)
- 串口收发UART（Verilog HDL） (0篇回复)
- verilog实现格雷码和二进制码的相互转换 (0篇回复)
- QuartusII调用 PLL_IP核方法（Mega Wizard） (0篇回复)
- FPGA时序约束基础 (0篇回复)
- Flash驱动控制--芯片擦除（SPI协议） (0篇回复)
- DP学习总结 (0篇回复)
- scala函数式编程 (0篇回复)
- 【转载】Verilog对数据进行四舍五入（round）与饱和（saturation）截位 (0篇回复)
- FPGA驱动adc128s052的几个问题 (0篇回复)
- 通过matlab代码将任意图片生成coe/mif文件 (0篇回复)
- 基于CPLD/FPGA的呼吸灯效果实现（附全部verilog源码） (0篇回复)
- CW信号的正交解调 (0篇回复)
- 使用verilog生成各种CRC校验码 (0篇回复)
- FPGA内部资源（一）DSP48E1 (0篇回复)
- 搭建verilog/systemverilog学习环境 (0篇回复)